三星HBM，实现反超？

下一代HBM的竞争，正从DRAM芯片性能延伸至先进封装工艺。

据Damnang于10月7日报道，根据对相关技术人员的采访，SK海力士在下一代HBM混合键合技术开发中遭遇困难，而三星电子据称已经开始向客户交付采用该技术的样品。如果这一消息得到进一步证实，三星有望在下一代HBM的先进封装技术验证环节取得先机。

不过，这一信息并非来自两家公司的官方公告，而是基于技术人员采访及相关二手报道。报道没有明确说明涉及的HBM世代、堆叠层数及客户信息，因此尚不足以判断双方的实际研发差距，更不能据此认定三星已经在下一代HBM竞争中全面领先。

更重要的是，SK海力士在混合键合技术上的进展，并不等同于其下一代HBM产品开发进度。

6月18日，SK海力士宣布，已向主要客户交付12层HBM4E样品，容量为48GB，采用其现有的Advanced MR-MUF封装技术。该公司表示，相较HBM4，这款产品的热阻改善了17%。

这意味着，即使混合键合开发面临困难，SK海力士仍在沿用现有封装路线推进下一代HBM产品。真正值得关注的问题是：当HBM向更高堆叠层数发展时，传统封装工艺还能在多大程度上满足性能、散热和封装高度要求，而混合键合又需要跨越哪些制造门槛，才能实现规模化生产。

混合键合为何成为下一代HBM的重要方向？

HBM通过垂直堆叠多颗DRAM芯片，为GPU和AI加速器提供高带宽内存。随着AI模型规模不断扩大，HBM不仅需要提高容量和带宽，还必须在有限的封装空间内控制功耗与发热。

目前，传统HBM堆叠通常采用微凸块（Micro Bump）连接上下层芯片，并通过相关填充和保护材料工艺处理芯片间隙。SK海力士的Advanced MR-MUF便是这一技术路线的代表，通过优化微凸块连接和液态保护材料的填充、固化工艺，改善堆叠结构的可靠性与散热表现。

混合键合则试图进一步减少对微凸块的依赖。该技术直接连接上下芯片表面的铜互连结构，同时使周围的介电绝缘层相互接合，从而减少传统互连结构占用的空间。

其优势在于，更小的互连间距和更短的电气连接距离，有望提升互连密度、降低信号传输损耗，并为更高密度的DRAM堆叠创造条件。减少接合界面中的部分中间材料，也有望改善热传导。

随着HBM从12层向16层乃至更高层数发展，芯片之间的空间限制和散热压力将更加突出，混合键合的潜在价值也随之提高。

三星已于3月17日在面向GTC相关活动的发布中介绍混合铜键合技术HCB，并将其定位为支持16层及以上下一代HBM的技术方案。三星表示，与传统热压键合（TCB）相比，HCB有望将热阻降低20%以上。

这一技术方向与此次报道中的样品进展说法相呼应，但技术展示并不等于产品已经量产。三星所公布的热阻改善幅度，也不能直接与SK海力士HBM4E相较上一代改善17%的数据进行排名：前者比较的是接合方式，后者比较的是不同世代产品，两者的比较基准并不相同。

真正的难点，是让接合工艺稳定重复

混合键合的制造难度，远不止于将两颗芯片精准对准并贴合。

根据应用材料公司（Applied Materials）的工艺解读，化学机械研磨（CMP）是关键环节之一。制造商需要精确控制铜焊盘与周围介电层的高度关系，使接合表面达到纳米级的平坦度要求。

如果铜表面凹陷过深，上下铜结构可能无法充分接触；如果铜表面突出过多，则可能干扰介电层接合，增加界面缺陷风险。因此，接合表面的平坦度、铜焊盘高度以及整个区域的一致性，都必须得到严格控制。

与此同时，研磨和芯片切割过程中产生的颗粒、表面污染，以及活化后表面性质随时间发生的变化，都可能影响接合质量。这要求制造商对清洗、表面处理、环境洁净度和接合时间窗口进行协同管理。

换句话说，混合键合不是采购一台高精度接合设备就能解决的问题。研磨、清洗、检测、芯片对准和接合等环节必须形成稳定的工艺链，才能将实验室中的成功接合转化为可重复的量产结果。

HBM本身的结构特性又进一步增加了难度。

为了在提高堆叠层数的同时控制封装高度，DRAM芯片需要不断减薄。但芯片越薄，越容易受到机械应力影响而发生翘曲，进而增加位置偏差和接合缺陷的风险。随着堆叠层数增加，多个接合界面也意味着更多潜在的失效环节。

不过，目前没有可靠信息表明SK海力士具体在哪一道工序遇到困难。CMP、表面污染和芯片翘曲是混合键合普遍面临的制造挑战，不能直接认定为此次开发受阻的原因。

从技术验证到量产，仍有一道良率关

混合键合的产业化，还取决于具体的芯片接合方式。

imec此前展示过晶圆对晶圆（Wafer-to-Wafer）接合技术，即将两片晶圆整体对准并贴合。这种方式能够一次处理大量芯片，但如果存在缺陷的芯片也被一并接合，可能影响整体良率。

另一种方式是芯片对晶圆（Die-to-Wafer）接合，即先筛选合格芯片，再将其逐一放置到目标晶圆上完成接合。其优势是能够优先使用经过检测的良品芯片，但逐颗拾取、定位和接合也会带来生产效率方面的挑战。

SK海力士新闻中心刊载的仁荷大学教授Seunghwan Joo的相关解读指出，芯片对晶圆接合正朝着HBM商业化应用方向发展。这说明，晶圆级实验所证明的接合精度，与HBM多层堆叠所要求的良率和生产效率，并不是同一个问题。

设备厂商也在围绕这一制造难题完善工艺链。

10月1日，Applied Materials与Besi宣布扩大双方在先进封装领域的合作。双方将Applied Materials在研磨、清洗和计量检测等方面的工艺技术，与Besi的芯片放置及接合技术结合，相关成果之一是集成式芯片对晶圆混合键合系统Kinex。

这一合作体现出，混合键合的竞争正在从单一设备的精度，延伸至接合前后的工艺整合能力。不过，现有资料并未表明三星或SK海力士已经采用该系统。

对HBM制造商而言，真正的挑战是让每一个接合界面都保持稳定，并在多层堆叠后仍能满足产品可靠性要求，同时将生产效率和制造成本控制在可接受范围内。样品能够成功接合，只是迈出了第一步。

三星的样品优势，能否转化为量产竞争力？

如果此次报道中的信息属实，三星已经向客户交付混合键合HBM样品，那么其优势首先体现在研发和客户验证进程上。更早进入客户测试，有助于提前发现接合可靠性、散热和系统集成方面的问题，为后续产品开发积累经验。

但样品交付与量产之间仍有距离。客户认证进度、批量生产良率、制造成本和可供货规模，才是判断技术优势能否转化为商业竞争力的关键指标。

与此同时，SK海力士已通过Advanced MR-MUF推进HBM4E样品交付，说明传统封装路线仍在发挥作用。新型混合键合并不意味着现有工艺会立即退出市场，两条路线可以并行发展，具体选择取决于产品性能需求、制造能力和量产经济性。

因此，当前还不能仅凭一则采访报道，断定三星已经全面领先，也不能将SK海力士在混合键合上的困难等同于其HBM产品开发停滞。

下一阶段，更值得关注的是双方分别在哪一代HBM、多少层堆叠的产品上导入混合键合，以及客户认证、量产时间表和良率表现是否出现实质性差异。

HBM竞争正在从单纯提高堆叠层数，转向内存设计、接合工艺、散热管理与先进封装的系统性竞争。混合键合有望进一步释放高密度堆叠的潜力，但最终决定其产业价值的，不是能否成功制造一批样品，而是能否以稳定的良率、合理的成本和足够的产能，将技术优势转化为持续交付能力。

写在最后

其实在这个新闻背后，还隐藏了另一层次的信息，那就是三星的HBM市场份额的大幅提升。

首先，我们必须承认，在目前以HBM3E和HBM4为主导的HBM出货量中，SK海力士以50%的市场份额位居领先制造商。但我们也看到，SK海力士的市场份额略有下滑，此前该公司占据了全球HBM内存支出占比高达64%。

然而，据Counterpoint Research的数据显示，三星HBM市场的份额从第一季度的21%上升至第二季度的33%，这就将SK海力士的占比拉到了30%。预计随着下半年HBM4出货量的增加，这一份额还将进一步扩大。市场预期，到2027年，三星HBM产品的价格将比今年翻一番以上，其产品合约价格在包括SK海力士和美光在内的三大内存制造商中最高。KB Securities的数据显示，到2027年，HBM4产品在三星HBM销售额中的占比预计将从今年的40%翻一番，达到80%。

由此可见，三星似乎在HBM领域打了一场漂亮的翻身仗。

本文来自微信公众号“半导体行业观察”（ID：icbank），作者：编辑部，36氪经授权发布。